طراحی و شبیه سازی سلول حافظه استاتیک، با استفاده از مدارهای cmos درفناوری 130 نانومتر

در چند دهه گذشته تمرکز زیادی از علم الکترونیک بر روی طراحی سلول های حافظه قرار گرفته و تلاش¬های زیادی برای بهینه¬سازی آن ها صورت گرفته است. در این پایان¬نامه سعی شده با بررسی روش های پیشین طراحی سلول حافظه، با اعمال تغییراتی در سلول حافظه استاندارد (6 ترانزیستوری)، سلول جدیدی طراحی و شبیه سازی شود. این سلول جدید ارائه شده از نظر توان و سرعت کاری در وضعیت بهتری نسبت به سلول حافظه استاندارد قرار دارد. با شبیه سازی سلول پیشنهادی، مقادیر تأخیرها و توان مصرف شده در آن ارائه شده و با سلول استاندارد مقایسه شده است. این مقایسه بیان گر بهبود نسبی سلول حافظه پیشنهادی، در برابر سلول حافظه استاندارد می¬باشد. به طوری که توان پویای نوشتن و خواندن، به ترتیب 25 درصد و 37 درصد کاهش یافته¬اند. تأخیر نوشتن و خواندن نیز هرکدام حدود 45 درصد کاهش یافته که بهبود خوبی می-باشد. در سلول پیشنهادی، مقادیر توان نوشتن، خواندن و نشتی به ترتیب 35 و 12 میکرووات و 120 پیکووات بوده و تأخیر نوشتن و خواندن به ترتیب 63 و 101 پیکوثانیه می¬باشد. هم چنین شکل موج¬های کارکرد سلول حافظه نیز برای مشاهده صحت کار مدار ارائه شده¬اند.